Cadence：以 AI 与加速计算破局，引领智能系统设计新征程

2025 年 8 月，CadenceLIVE China 2025 中国用户大会在上海召开，这场由Cadence主办的盛会，汇聚行业精英与重磅嘉宾，聚焦前沿技术展开深度交流。主会场上，Cadence 高级副总裁兼系统验证事业部总经理 Paul Cunningham 博士以半导体产业为核心，结合行业趋势、技术挑战与企业战略发表演讲，阐述软件定义芯片新范式、AI 带来的市场增量，及 Cadence 如何通过 “三层蛋糕” 战略、加速计算等技术，提供端到端解决方案。

Cadence 高级副总裁兼系统验证事业部总经理 Paul Cunningham 博士

半导体驱动世界：软件定义芯片重塑产业格局

Paul 指出，当前世界正被计算机芯片深度重塑 —— 从数据中心计算到自主系统、增强 / 虚拟现实，芯片已成为人类与世界互动的核心载体。而变革的关键是软件定义芯片兴起：设计不再仅聚焦硬件性能，而是以软件定义的用户体验为核心，众多传统系统公司正跨界入局芯片领域。

他举例：小米、阿里巴巴、字节跳动、比亚迪纷纷布局芯片研发；20 年前 “苹果成全球多产芯片制造商” 的预测曾令人惊讶，如今已成事实。这种 “非传统厂商入局” 现象打破行业边界，让芯片从孤立硬件转变为 “软件 - 硬件 - 系统” 深度融合的体验载体，为全产业链带来新机遇。

AI 引爆市场：半导体产业的三波浪潮与增长潜力

AI 是半导体产业增长的核心引擎。Paul 援引行业数据称，一年前预测 2030 年末半导体市场规模为 9000 亿美元，如今已上调至超 1.2 万亿美元，近 3000 亿美元增量主要源于数据中心 AI 计算爆发及 AI 算力向边缘端迁移。

在他看来，AI 对半导体的拉动分三波浪潮：第一波是当前数据中心 AI 计算增长；第二波是 AI 算力向汽车、无人机、机器人等终端渗透，规模将远超当前；第三波是 AI 与生命科学融合，如 AI 合成药物、定制疗法 —— 当前计算在药物发现中占比极低，美国一款药物从概念到 FDA 批准成本达 100 亿美元，未来 AI 有望改变这一局面，为半导体开辟新增长曲线。

突破技术瓶颈：先进制程协同与 “三层蛋糕” 战略

半导体产业面临两大核心挑战：一是先进制程协同难题，数据中心 AI 巨头冲击制造极限，晶圆厂制程配方、EDA 工具、IP 开发需深度协同；二是晶体管密度物理极限，单芯片无法承载所需晶体管，多芯片封装（2.5D 通过中介层）与 3D 堆叠（如 16 片晶圆堆叠）成 “超越摩尔定律” 关键，却带来系统集成新难题。

针对这些挑战，Cadence 提出 “三层蛋糕” 战略，从两维度构建解决方案：

水平维度：端到端系统整合—— 覆盖 “芯片 - 先进封装 - 电路板 - 系统” 全链路，通过机电、热力等多物理场仿真，实现设计、优化、验证全流程协同，甚至可模拟整个数据中心运行。

垂直维度：技术引擎融合—— 以 “基于原理的仿真” 为中间层，叠加上层“AI 技术”（攻克传统方法难解决的复杂问题）与 “加速计算”硬件层，形成三层技术合力，破解先进制程与系统集成难题。

加速计算与双孪生技术：重构设计效率

为落地 “三层蛋糕” 战略，Cadence 推出多款加速计算产品与孪生技术，大幅提升设计效率：

1. 加速计算平台：双领域突破

验证加速超级计算机：

最新的Palladium Z3 搭载Cadence全新自研的核处理器芯片，提供速度更快、预测能力更强的编译和全面的硅前硬件调试功能，与前一代产品相比，这款产品的容量增加超过2倍，速度快1.5倍，加快芯片和软件的协同验证，满足生成式AI、移动、汽车、超大规模和LLM 应用的需求。

数值超级计算机：

Cadence Millennium M2000 超级计算机将基于 NVIDIA 的 GPU 技术与 Cadence 全面的计算分析软件和 AI 套件相结合，专注多物理场仿真，覆盖 IR Drop电源完整性分析、热分析和SPICE仿真等场景。例如，复杂 2.5D/3D封装多芯片设计的全链路 IR Drop电源完整性分析，传统基于CPU的分析引擎需 1-2周，该系统可在数小时内完成。

2. 孪生技术：跨领域延伸

物理孪生：通过多物理场仿真实现物理系统精准模拟，如汽车 “每小时 60 英里撞墙” 碰撞测试仿真，结果与真实试验高度吻合；未来将应用于航空航天，降低对物理测试飞机的依赖（当前航空航天仅 20% 建模可通过计算机完成）。

功能孪生：针对软件定义的大型物理系统构建虚拟平台，以汽车为例，当前车载半导体价值超 1000 美元，车内芯片达数百至数千颗，需依赖功能孪生开发软件栈。Cadence 近期收购VLAB Works，其技术将强化功能孪生能力。

此外，Cadence 收购计算生物学公司 OpenEye（与全球前 20 大制药公司中 19 家合作），将孪生技术延伸至生命科学，布局长远战略。

AI 驱动自动化：从工具到 “虚拟工程师”

Cadence 的 AI 探索始于 2016 年 DeepMind 的 AlphaGo，如今已实现从 “工具优化” 到 “替代人类任务” 的跨越：

1. Optimization AI：工具智能升级

Cadence 将机器学习融入 EDA 工具，形成 “Optimization AI”，提升工具速度、设计质量与错误发现能力。目前该技术已渗透所有产品：Cerebrus AI 数字设计平台支持超 1000 次流片，Verisium AI 数字验证平台部署于前 20 大客户中的 18 家；超 50% 的 Cadence 工具融入 AI，Paul 预测未来 2 年这一比例将超 80%。

2. 生成式 AI：交互与协同革新

Cadence 正为所有产品搭载对话式界面，2025 年底前，用户可直接与工具 “聊天”—— 如在 Allegro 电路板工具中，提问 “如何写脚本获取所有网络总长度”，工具可自动生成脚本；模拟 IP 开发中，工具通过对话引导完成全流程。

为实现多工具 AI 协同，Cadence 打造 JedAI 平台：支持用户配置自定义 LLM，连接企业本地知识库（数据存储于客户网络，保障安全）；提供 Agent 接口，客户可基于 MCP 协议构建 AI 工作流，替代传统 CAD 脚本。

3. 编码辅助与全自动化探索

Cadence 开发 VS Code 插件 “Front End Silicon Agent”，可访问内部知识库，后台调用 HLS 工具将 LLM 生成的 C 代码转为 Verilog，或用 Jasper 验证工具检查生成断言质量。同时，团队探索 “全自动化芯片设计”，未来用户只需提出需求，工具可自动完成网表生成、错误修复等全流程，该目标虽需数年，但已启动推进。

Palladium Z3 System Studio：推动验证环节 “民主化”

CadenceLIVE China 2025 现场，Cadence 展示 Palladium Z3 System Studio—— 桌面型硬件仿真加速器，用于芯片设计的软硬件协同验证。相比大型机架式 Palladium 系统，它更小巧、部署灵活，降低使用成本与门槛，中小企业或部门级团队无需搭建集群，也能用上其核心能力。

核心硬实力

1，1.28 亿门验证容量：支持最多 1.28 亿个逻辑门的电路验证，覆盖中高端芯片设计（如智能手机 SoC、工业控制芯片），可直接验证完整设计，减少 “分模块验证再整合” 的繁琐。

2，聚焦软硬件协同验证：在芯片流片前模拟 “硬件 + 软件” 真实运行环境，确保兼容性，避免流片后发现软件适配问题（返工成本极高）。

3，继承家族优势：延续快速迭代（将传统软件仿真数小时压缩至分钟级）、全信号可见（提升调试效率）、多模式适配（应对设计不同阶段）、专属硬件 Apps（简化操作）等特性。

现场Palladium Z3 System Studio的Demo

硬件仿真器曾是 “大厂专属”，大型系统成本高、部署复杂。Palladium Z3 的桌面化，让中小企业无需千万级投入，部门级团队可快速验证，更多团队能尝试 AIoT、边缘计算芯片设计，推动半导体创新向细分领域渗透。作为 EDA 龙头，Cadence 此举是将高端技术“向下渗透”的战略动作，在 AI 芯片爆发、跨界造芯潮下，加速芯片创新周期。简言之，它就像 “芯片验证的桌面超跑”，让设计“最后一公里”更高效、普惠。

结语

Paul 在演讲结尾强调，当前是芯片驱动的非凡时代，机遇与挑战并存。CadenceLIVE China 2025 的意义，在于与客户、合作伙伴共同探索将梦想变为现实。无论是先进制程协同、多芯片封装突破，还是 AI 与加速计算融合，Cadence 都将以 “智能系统设计合作伙伴” 身份，与行业携手突破瓶颈，把握 AI 与半导体融合机遇，从芯片到系统，共同推动产业变革。